JTAG - Historial de revisió

Joan a 13:51, 27 jul 2016

2016-07-27T13:51:25Z

2016-07-27T13:50:49Z

← Versió més antiga		Revisió del 13:50, 27 jul 2016
Línia 5:		Línia 5:
	És un standard desenvolupat per el Joint Test Action Group , per simplificar la verificació de circuits impresos.		És un standard desenvolupat per el Joint Test Action Group , per simplificar la verificació de circuits impresos.

	<mscgen>		<mscgen caption="hola">
	msc {		msc {
	arcgradient = 8;		arcgradient = 8;
Línia 12:		Línia 12:

	a=>b [label="data1"];		a=>b [label="data1"];
	a-xb [label="~~data20~~"];		a-xb [label="data2"];
	a=>b [label="data3"];		a=>b [label="data3"];
	a<=b [label="ack1, nack2"];		a<=b [label="ack1, nack2"];

2016-07-27T13:43:16Z

2016-07-27T13:36:31Z

← Versió més antiga		Revisió del 13:36, 27 jul 2016
Línia 4:		Línia 4:

	És un standard desenvolupat per el Joint Test Action Group , per simplificar la verificació de circuits impresos.		És un standard desenvolupat per el Joint Test Action Group , per simplificar la verificació de circuits impresos.

			<mscgen>
			msc {
			arcgradient = 8;

			a [label="Client"],b [label="Server"];

			a=>b [label="data1"];
			a-xb [label="data2"];
			a=>b [label="data3"];
			a<=b [label="ack1, nack2"];
			a=>b [label="data2", arcskip="1"];
			\|\|\|;
			a<=b [label="ack3"];
			\|\|\|;
			}
			</mscgen>


	{\|class=wikitable		{\|class=wikitable

2015-06-03T07:52:52Z

← Versió més antiga		Revisió del 07:52, 3 juny 2015
Línia 4:		Línia 4:

	És un standard desenvolupat per el Joint Test Action Group , per simplificar la verificació de circuits impresos.		És un standard desenvolupat per el Joint Test Action Group , per simplificar la verificació de circuits impresos.

			{\|class=wikitable
			!colspan=4\|Pinout JTAG
			\|-
			!Senyal\|\|PIN\|\|PIN\|\|Senyal
			\|-
			\|TCK\|\|1\|\|2\|\|GND
			\|-
			\|TDO\|\|3\|\|4\|\|VccInt
			\|-
			\|TMS\|\|5\|\|6\|\|IO2/OEGI
			\|-
			\|IO3/RTCK\|\|7\|\|8\|\|VccIO
			\|-
			\|TDI\|\|9\|\|10\|\|GND
			\|}

2015-01-07T11:47:49Z

← Versió més antiga		Revisió del 11:47, 7 gen 2015
Línia 1:		Línia 1:
			[[Category:Hardware]]
			[[Category:LDST]]
	{{DISPLAYTITLE:JTAG IEEE 1149.1}}		{{DISPLAYTITLE:JTAG IEEE 1149.1}}

	És un standard desenvolupat per el Joint Test Action Group , per simplificar la verificació de circuits impresos.		És un standard desenvolupat per el Joint Test Action Group , per simplificar la verificació de circuits impresos.

2014-12-17T11:19:29Z

← Versió més antiga		Revisió del 11:19, 17 des 2014
Línia 1:		Línia 1:
	{{DISPLAYTITLE:JTAG IEEE 1149.1}}		{{DISPLAYTITLE:JTAG IEEE 1149.1}}
	~~fasfasdf~~
			És un standard desenvolupat per el Joint Test Action Group , per simplificar la verificació de circuits impresos.

2014-12-17T11:16:08Z

2014-12-17T11:15:21Z

2014-12-17T11:11:01Z

JTAG IEEE 1149.1