Joan (discussió | contribucions)
Cap resum de modificació
Joan (discussió | contribucions)
Cap resum de modificació
 
(Hi ha una revisió intermèdia que no es mostren del mateix usuari)
Línia 5: Línia 5:
És un standard desenvolupat per el Joint Test Action Group , per simplificar la verificació de circuits impresos.
És un standard desenvolupat per el Joint Test Action Group , per simplificar la verificació de circuits impresos.


<mscgen>
<mscgen caption="hola">
 
msc {
msc {
  arcgradient = 8;
  arcgradient = 8;
Línia 12: Línia 13:


  a=>b [label="data1"];
  a=>b [label="data1"];
  a-xb [label="data20"];
  a-xb [label="data2"];
  a=>b [label="data3"];
  a=>b [label="data3"];
  a<=b [label="ack1, nack2"];
  a<=b [label="ack1, nack2"];
Línia 20: Línia 21:
  |||;
  |||;
}
}
</mscgen>
</mscgen>



Revisió de 13:51, 27 jul 2016


És un standard desenvolupat per el Joint Test Action Group , per simplificar la verificació de circuits impresos.

<mscgen caption="hola">

msc {

arcgradient = 8;
a [label="Client"],b [label="Server"];
a=>b [label="data1"];
a-xb [label="data2"];
a=>b [label="data3"];
a<=b [label="ack1, nack2"];
a=>b [label="data2", arcskip="1"];
|||;
a<=b [label="ack3"];
|||;

}

</mscgen>


Pinout JTAG
Senyal PIN PIN Senyal
TCK 1 2 GND
TDO 3 4 VccInt
TMS 5 6 IO2/OEGI
IO3/RTCK 7 8 VccIO
TDI 9 10 GND