Cap resum de modificació |
Cap resum de modificació |
||
| Línia 4: | Línia 4: | ||
És un standard desenvolupat per el Joint Test Action Group , per simplificar la verificació de circuits impresos. | És un standard desenvolupat per el Joint Test Action Group , per simplificar la verificació de circuits impresos. | ||
{|class=wikitable | |||
!colspan=4|Pinout JTAG | |||
|- | |||
!Senyal||PIN||PIN||Senyal | |||
|- | |||
|TCK||1||2||GND | |||
|- | |||
|TDO||3||4||VccInt | |||
|- | |||
|TMS||5||6||IO2/OEGI | |||
|- | |||
|IO3/RTCK||7||8||VccIO | |||
|- | |||
|TDI||9||10||GND | |||
|} | |||
Revisió del 07:52, 3 juny 2015
És un standard desenvolupat per el Joint Test Action Group , per simplificar la verificació de circuits impresos.
| Pinout JTAG | |||
|---|---|---|---|
| Senyal | PIN | PIN | Senyal |
| TCK | 1 | 2 | GND |
| TDO | 3 | 4 | VccInt |
| TMS | 5 | 6 | IO2/OEGI |
| IO3/RTCK | 7 | 8 | VccIO |
| TDI | 9 | 10 | GND |